| 1995 |
|---|
| 7 | EE | Jörg Bormann,
Jörg Lohse,
Michael Payer,
Gerd Venzl:
Model Checking in Industrial Hardware Design.
DAC 1995: 298-303 |
| 1993 |
|---|
| 6 | EE | J. Biesenack,
M. Koster,
A. Langmaier,
S. Ledeux,
S. Marz,
Michael Payer,
Michael Pilsl,
S. Rumler,
H. Soukup,
Norbert Wehn,
Peter Duzy:
The Siemens high-level synthesis system CALLAS.
IEEE Trans. VLSI Syst. 1(3): 244-253 (1993) |
| 1992 |
|---|
| 5 | | J. Biesenack,
Norbert Wehn,
A. Stoll,
Michael Payer:
Data Part Optimizations in the CALLAS Synthesis Environment.
Synthesis for Control Dominated Circuits 1992: 263-274 |
| 1991 |
|---|
| 4 | EE | Reinaldo A. Bergamaschi,
Raul Camposano,
Michael Payer:
Data-Path Synthesis Using Path Analysis.
DAC 1991: 591-596 |
| 1989 |
|---|
| 3 | | Michael Payer:
Finite State Machine Theory as a Tool for Construction of Systolic Arrays.
EUROCAST 1989: 212-224 |
| 1988 |
|---|
| 2 | | Michael Payer:
Hierarchische Zerlegung von Graphen mit zwei ausgezeichneten Knoten mit Anwendugen bei der Synthese und Analyse von MOS-Schaltungen.
GI Jahrestagung (2) 1988: 174-190 |
| 1980 |
|---|
| 1 | | Michael Payer:
Systematischer Entwurf von Makroprozessoren.
GI Jahrestagung 1980: 541 |
