| |
| 2003 | ||
|---|---|---|
| 1 | EE | G. Ghidini, A. Garavaglia, G. Giusto, A. Ghetti, R. Bottini, D. Peschiaroli, M. Scaravaggi, F. Cazzaniga, D. Ielmini: Impact of gate stack process on conduction and reliability of 0.18 mum PMOSFET. Microelectronics Reliability 43(8): 1221-1227 (2003) |
| 1 | R. Bottini | [1] |
| 2 | A. Garavaglia | [1] |
| 3 | A. Ghetti | [1] |
| 4 | G. Ghidini | [1] |
| 5 | G. Giusto | [1] |
| 6 | D. Ielmini | [1] |
| 7 | D. Peschiaroli | [1] |
| 8 | M. Scaravaggi | [1] |